[互助]有关版图和原理图协同仿真的问题

没有问题，为什么我做出来的和你相差那么多？？？ sdrWOq  
我看了一下，就参考地咱两不一样，不知道你是怎么设置的？ opXDm\  
CREE的40006和55030。 "e@n:N!  
还有个问题，如果结果有差别的，比如频偏，比如增益下降，损耗恶化，那我怎么优化呢？

就是把端口动了一下。我也是刚接触，对此了解很少，还要请教坛内高手了。

你的参考地是直接出来的？ ,b|-rU\  
哎，太奇怪了。。。

此问题已经解决。 >I'%!E;  
有两方面。 0.;}]v  
一方面是端口应改成internal类型的，而且internal port应该放入微带线（如果较粗的话）内1~2mil或者可以在微带线外加个小突起再加port。还要注意的是，一个边界上不能放多个port，所以最好是深入内部啦。 Q8nId<\(  
另一方面是由于ADS为盗版软件，所以貌似以前仿了一半的东西在终止之后仍存在文件夹内，最好是尝尝清理一下project所在文件夹里的垃圾文件。 MesRa(  
bS!\#f%9"  
不过貌似又有新的问题出来了。 w0J|u'H  
我原理图仿真OK，协仿真增益也可以，但总是频偏很厉害，要么就是驻波比达不到。我只能一遍遍优化原理图，可是这样非常麻烦，总是要生成layout，再协仿真。想请问有么有简单的优化方法？ r'4:)~]s  
而且我觉得网上也很少有人协仿真啊，一般就是原理图达到要求后就直接做板子，在板子上调试。是不是说明协仿真并不是那么重要呢？

协仿真还是比较重要的吧。楼主可以在原理图先用调谐的方法观察一下各段微带线的改变对总体性能的影响趋势，根据趋势调节长度再layout应该能减少仿真的次数。

我想问一下楼主cree的CGH40006P的管子模型是哪里下的？是cree官网吗？我貌似找不到。

不错的交流贴............................