[求教]分数型PLL数据调制发射【急救】

[table][tr][td]经常看到RF文献中通过改变PLL的分数除数来达到不同的输出频率的目的，从而实现调频。 ^Ue.9#9T&g  
我有个疑问，针对众多文献中的delta-sigma fractional frequency synthesizer实现调频，我觉得是如果输入数字信号是1（或者0）（不考虑channel信号），那么发射频率就应该是f1（或则f0)，但是采用dual modulus（N/N+1除数加权实现分数）的话，在频率跳变的过程中不是还要去数数吗？那数的过程还在发频率，这样发送的频率就不是2个了啊，为什么啊， .. U=y
D!  
0?:ZERv  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册