1045阅读
2回复

[互助]PLL做频率合成的一些问题...

UID ：81683

注册：2011-08-20
登录：2011-12-17
发帖：22
等级：仿真新人

0楼发表于: 2011-10-29 20:34:10

(1)当环路带宽设置的比较窄，比如PD 2MHz，LoopBandwith是5KHz，1KHz处相噪相比于LoopBandwidth50KHz的时候恶化的很厉害，这是为什么？有时候为了实现10KHz处相噪比1KHz处相噪小，且都要保证在一定相噪水平下，例如1KHz处相噪-90dBc/Hz，10KHz处相噪-95dBc/Hz，这是怎么实现的？
（2）反馈给PLL IC的射频功率会影响相噪么，对于AD的产品来说？
请大 ..

未注册仅能浏览部分内容，查看全部内容及附件请先登录或注册

离线minhuachen

Day Day Up!

UID ：17612

注册：2008-09-08
登录：2019-07-29
发帖：424
等级：积极交流四级

1楼发表于: 2011-11-11 21:11:14

10kHz处的相噪一般都比1kHz处的要小点吧。环路带宽理论上有个最优值，也并不是越小越好，你不同环路带宽都试一下，看哪个性能好。
第二个问题到不清楚，感觉没大影响吧，只知道一般芯片都有个最小值。

脚踏实地

离线qiquancolin

大家好，多多帮助！

UID ：74945

注册：2011-04-01
登录：2021-06-08
发帖：381
等级：仿真三级

2楼发表于: 2014-10-25 21:55:36

鉴相频率是2M，如果你出的不是一个点频信号，不建议选择5K的环路带宽，选择50K是合适的环路带宽缩小，会将带内的相噪太高的。
反馈端的信号功率不宜过大，可以放置一个pi型衰减。

发帖回复