[建模]CST MWS中Discrete port设置为voltage port，constant voltage amplitude如何理解？

帮助文档中的内容： Fy]j33E  
Voltage port: This port type realizes a voltage source, exciting with a constant voltage amplitude. If this port is not stimulated in the transient analysis, the voltage along the wire is set to zero. The voltage excitation signal will be recorded during the solver run. lmr:PX  
qXQ7Jg9  
exciting with a constant voltage amplitude. 这句话不好理解，激励既然是脉 .. iLG~_Ob:  
6Vc&g  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册

按照帮助文件所说，电压形式的离散端口看作一个理想电压源，这种情况下为什么激励是脉冲？楼主你有相关的帮助文件证明么？

管理员，你好，你的意思是CST默认的Excitation Signals 在此时是没有用的吗？谢谢。