[互助]端口问题

各位大侠    &|;!St]!M  
1. 我的天线模型端口是集总型，驻波比很小了，但从结果和从输出报告看输入阻抗不一样；还有就是输入阻抗与归一化阻抗相差有点大，我的理解应该差不多。 ;OyM~T gI  
2. 设置集总型，当阻抗不匹配时，通过调节归一化阻抗是否可以匹配？ @/iLC6QF  
3. 当不匹配时即驻波比很大时，天线增益依然可 .. wQ.zj`?$(  
Y{@[)M{<  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册

引用楼主xxainaa于2010-07-08 19:43发表的 端口问题 : Q5ux**(Wr  
各位大侠    %o-*~GQ@B  
1. 我的天线模型端口是集总型，驻波比很小了，但从结果和从输出报告看输入阻抗不一样；还有就是输入阻抗与归一化阻抗相差有点大，我的理解应该差不多。
8}&cE#@  
2. 设置集总型，当阻抗不匹配时，通过调节归一化阻抗是否可以匹配？ HhO$`YZ%>  
3. 当不匹配时即驻波比很大时，天线增益依然可以，为什么？
....... x=k$^V~  

kI]1J  
1EN5Z
N,  
………… m(Oup=\%b}  
KE_Ze\P  
“天线模型端口是集总型”，在CST MWS里什么端口叫“集总形端口”？我只知道最常用的叫Waveguide Port和Discrete Port。 Z6I!4K  
Y+E@afsKs  
“驻波比很小了”，很小了是多小？你的天线的指标要求是多少？ zI(Pti  
q:(K^  
“但从结果和从输出报告看输入阻抗不一样”，你是如何在“结果”和“输出报告”中查看输入阻抗的？具体操作步骤是什么？ {221@ zcCq  
+x1sV*S  
“输入阻抗与归一化阻抗相差有点大”，你是如何定义“输入阻抗”和“归一化阻抗”这两个概念的？同样，你是如何在CST MWS查看这两个参数的？具体操作步骤是什么？相差有点儿大是多大？你理解应该差不多的话，你觉得应该在多大的误差范围内你是可以接受的？ ;8!D8o(+  
Q]\xO/  
1{*x+GC^/  
“设置集总型，当阻抗不匹配时，通过调节归一化阻抗是否可以匹配”，设置集总形的什么？谁和谁的阻抗不匹配？调节谁的归一化阻抗？ _Uq'eZol  
^U1;5+2G+~  
{)+/w"^.  
“当不匹配时即驻波比很大时，天线增益依然可以”，匹配和不匹配的判定标准是什么？驻波比多大算不匹配？你是已经仿真了驻波比很大的天线模型作比较了么？你在CST MWS里比较的增益是“Gain (IEEE)”还是“Realized Gain”？ wBf bpoE7  

不好意思，我用hfss仿真的，我指的输入阻抗是端口的阻抗，从result里看和从创建报告里看是不一样的， "Aynt_a.
 
     设置集总型端口，强制设置端口与先前看到的端口阻抗来匹配，不知道是否可行， 1(-)$m8}  
   ”当不匹配时即驻波比很大时，天线增益依然可以 “ ，指驻波比很小，大概1点零几， B${Q Y)t  
    总之，我的意思是一个天线模型做好了，从它的端口看进去阻抗是一定的（当然频率是一定的），把端口强制设置使之与外界（如馈线）匹配，那么端口阻抗与所强制设置的应该差不多，不知道我的理解对不对，这种端口不是波端口，而是集总端口。 ?&[`=ZVn