关于PCB布板时的问题

本人新手，刚开始学习微波设计，比如功分器在布板时，微带线距离地层的距离，微带包括地层的宽度，整个有什么布板规则吗？比如什么频段内，布 .. G.<9K9K  
tx5@r;  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册

根据阻抗   板厚

1、如何选择PCB板材？ bAW;2 NB  
_$, .NK,6  
选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。 $'&`k,a3|P  
}>h?W1  
Ay2|@1e  
uF<F4m;  
2、如何避免高频干扰？ SJy?
^  
\kg2pF[V  
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。 (

jQL?  
Ke\?;1+  
8, WQ}cC  
QY{f=  
3、在高速设计中，如何解决信号的完整性问题？ ?.,cWKGQ}  
Y RA[qc  
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。 x^C,xP[#Y;  
9O
Tw6  
.Q?AzU,2D  
QU4
17EV'  
4、差分布线方式是如何实现的？ j.m-6  
6aj)Fe'
2  
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。 b%v1]a[  
b$B5sKQ  
}"3L>%Q5  
ls/:/x(5d  
5、对于只有一个输出端的时钟信号线，如何实现差分布线？ :jUd?(
 
}K&K{ 9}  
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。 FoEZ1O<  
S:t7U%  
kmP0gT{Sj  
]Mtb~^joG  
6、接收端差分线对之间可否加一匹配电阻？ p?dMa_g  
s2d;601*b  
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。 bu$5gGWVf  
ff{ESFtD  
 _@d.wfM  
4q~l?*S  
7、为何差分对的布线要靠近且平行？ m=opY~&h  
['sIR+c%'O  
对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。 9g 2x+@5T^  
5g/WQo\  
 [bv.`  
us5`?XeX]  
可以去我们网站上查看详细文件说明。（鑫成尔） .oSKSld  
op"Cc  
vK$T$SL  
#"f:m`