[转载]线上直播：新一代FinFET SoC设计的热、EM和ESD可靠性签核

;7rv  
u7=T(4a  
作者：ANSYS                   saW!
9HQj  
E5UcZ
7  
扫下方图片二维码免费报名     - k`.j  
@-"R$HOT  
题目：新一代FinFET SoC设计的热、EM和ESD可靠性签核   iiNSDc  
时间：2020/10/20 16:00~2020/10/20 17:00   {1~T]5  
v0@)t&O  
z%:&#1)  
课程简介： U7H9/<&o  
采用新一代FinFET技术的SoC设计具有众多优势，如更低的漏电流、更高的性能、更小的封装面积、更大的集成度等。鉴于这些优势，越来越多的高性能SoC选择使用FinFET工艺，并广泛地应用在移动通信、5G、高性能计算、AI和ADAS等领域。然而FinFET工艺也给设计人员带来更多地可靠性挑战，如更高电流密度引起的更高温度、自发热、电迁移（EM）和静电放电（ESD）等。可靠性设计已经成为FinFET工艺下SoC设计的关键考虑因素，设计人员需要在设计中的每一个阶段对热、EM和ESD进行准确的签核分析，以确保最终产品的质量和可靠性。 eVt1d2.O  
*YvRNHP  
Ansys和主流代工厂在FinFET先进工艺下合作定义了完整的多物理场可靠性签核方案，支持从IP到SoC到封装和系统的整个设计流程中进行热、EM和ESD仿真，找到设计中的缺陷，提供准确的签核分析，保障产品一次流片成功。 'fY9a(Xt.  
JNo8>aFOb  
课程内容： C6QbBo  
本次网络研讨会将重点介绍如何使用Ansys可靠性签核方案为FinFET工艺下的SoC设计提供全面的热、EM和ESD可靠性签核分析。包含基于Ansys Totem及Redhawk-SC平台的从标准单元库、数模混合IP、数字SoC到封装和系统级别的热分析，以及考虑了热效应的EM签核分析，还将介绍基于Ansys PathFinder平台的从IO、IP、SoC到封装和系统级别的ESD完整性签核分析。 Mqv[XHfB  
WY>Knp=  
讲师简介： SUE ~rb  
杨晨。 {gU&%j