[转载]Ansys Webinar: 电源噪声及时序的sign-off在超低电压芯片设计中的应用

b&h'>(  
@(6i 1Iwu9  
作者：ANSYS            8(K:2  
dT7fyn  
扫下方图片二维码免费报名、  参会详细信息将在会前1-2天通过邮件/短信方式发送至您报名所留联系方式。   pwHe&7e#  
]Ri=*KZa  
题目： 电源噪声及时序的sign-off在超低电压芯片设计中的应用 yc7b%T*Y  
时间：2020/07/28 16:00~2020/07/28 17:00       MhE".ZRd  
R-ek O7z  
内容简介： v ))`U,Gm  
随着半导体工艺的不断发展，芯片设计复杂度也大幅提升，STA和IR分析方法尤其是在低电压设计中如何提高分析精度，加快收敛速度，提高分析覆盖率，提高产品PPA等方面都面临着更高挑战。Ansys率先提出的voltage-timing分析方法和流程，是目前业界唯一打破电源噪声与时序之间壁垒的高精度高速分析方法。该方案基于先进的SeaScape平台和Path FX分析引擎，革命性的分布式构架使得其拥有超高的分析速度并同时具有SPICE level的高精度分析引擎。全新的分析方法减少了传统分析中的过度约束，提高了产品的PPA，提升了用户的sign-off信心。 0#Ug3_dfr  
lbovwj  
讲师简介： 7)#JrpTj%  
崔硕岳，Ansys中国半导体事业部高级工程师，毕业于复旦大学微电子系。2017年加入Ansys，负责芯片电源完整性、可靠性、芯片时序与电源噪声分析及签核等相关产品的应用和支持工作。 $RI$VyAjD  
     Il@K8?H@