[联合仿真]Cadence Allegro Layout文件无法导入CST2019

J~7E8  
yyZ}qnbx]  
1.Cadence Allegro Layout文件，在2013年导入过CST，没有问题； Bs2.$~   
2.同样的Cadence Allegro Layout文件导入CST 2019，报错，说版本过低或导入的文件被破坏； k{>rI2;  
3.求助大神们： F?=(4Pyvu  
CST 2019对导入的Cadence allegro的Layo .. V*P3C5l  
;!U`GN,tH  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册

你用的是哪一个版本的Cadence？ V&4)B &W  
对Cadence版本应该是有要求的

wmc202:你用的是哪一个版本的Cadence？ QCkPua9  
对Cadence版本应该是有要求的 (2019-06-03 09:42)  Nzj7e 1=  

i6wLM-.)  
Candence 16.5可以的， 16.6不行；

建议你从Cadence以DXF导出、CST 2019以2D DXF导入... "
HI&dC  
CST 2019可以在DXF导入时设置叠层厚度、材料....这样就不会有版别上的差异!

foxman:建议你从Cadence以DXF导出、CST 2019以2D DXF导入... 8:*   
CST 2019可以在DXF导入时设置叠层厚度、材料....这样就不会有版别上的差异! (2019-06-03 11:30)  OR84/^>  

2% ],0,o  
谢谢~ bs_>!H1  
再请教一个问题： aMaICM  
U$zd3a_(  
2D(TL modeling)时，有的Net报错，检查发现，是MOS的Pad和覆铜重叠了，但他们是相同的网络名； 5q<cZ)v#&  
kD_Ac{{<  
这个怎么解决？ S$O+p&!X  
`" B
FvF#  
ERROR:     SZVNu*G!H  
Invalid cross section geometry QH
 z3  
section: S_1_1 overlapping conductors s_1_2 X/< zxM  
Creating Transmission line model terminated.

Candence以DXF导出，那元件的位置号等信息，还会保留吗？ Sj=x.Tr\  
> nHaMj  
内容来自[短消息]

canthy:Candence以DXF导出，那元件的位置号等信息，还会保留吗？
内容来自[短消息]  (2019-06-03 11:48)  K>vi9,4/ks  

A2.GNk  
1、只要你有导出全部的叠层(substrate、trace、Comment...)，都会被CST导出。 v[<x>?iD_  
2、DXF缺省设置是全部的叠层都堆叠在X/Y平面，Z的高度(厚度)需要你自己填入，你要有3维叠层的能力!!(同时你还需要设置各层使用的材料)

我导入16.6没有出现问题，成功的。