[联合仿真]Cadence Allegro Layout文件无法导入CST2019

[>U =P`  
l)( 3]  
1.Cadence Allegro Layout文件，在2013年导入过CST，没有问题； G![JRJxQ  
2.同样的Cadence Allegro Layout文件导入CST 2019，报错，说版本过低或导入的文件被破坏； 4BAG GD2  
3.求助大神们： Q96^rjY  
CST 2019对导入的Cadence allegro的Layo .. $n@B:kv5p  
Mi&jl_&  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册

你用的是哪一个版本的Cadence？ _Kf8,|+  
对Cadence版本应该是有要求的

wmc202:你用的是哪一个版本的Cadence？ ,y}@I"  
对Cadence版本应该是有要求的 (2019-06-03 09:42)  {U"=}j(  

^
i8"eF  
Candence 16.5可以的， 16.6不行；

建议你从Cadence以DXF导出、CST 2019以2D DXF导入... g@P
q<   
CST 2019可以在DXF导入时设置叠层厚度、材料....这样就不会有版别上的差异!

foxman:建议你从Cadence以DXF导出、CST 2019以2D DXF导入... nM ?Nf}  
CST 2019可以在DXF导入时设置叠层厚度、材料....这样就不会有版别上的差异! (2019-06-03 11:30)  ~FQHT?DAo  

1xu~@v60  
谢谢~ W 1u!&:O  
再请教一个问题： 7&D)+{g  
pmOUl 8y4  
2D(TL modeling)时，有的Net报错，检查发现，是MOS的Pad和覆铜重叠了，但他们是相同的网络名； mHV{9J  
f'w`<  
这个怎么解决？ <LzxnTx=  
z~==7:Os  
ERROR:     ^tjw }sE  
Invalid cross section geometry 8&nb@l  
section: S_1_1 overlapping conductors s_1_2 z;y{QO  
Creating Transmission line model terminated.

Candence以DXF导出，那元件的位置号等信息，还会保留吗？ 1KbZ6Msy  
4c95G^dZ  
内容来自[短消息]

canthy:Candence以DXF导出，那元件的位置号等信息，还会保留吗？
内容来自[短消息]  (2019-06-03 11:48)  *(1<J2j  

$%\6"P/64  
1、只要你有导出全部的叠层(substrate、trace、Comment...)，都会被CST导出。 B-w`mcqp$  
2、DXF缺省设置是全部的叠层都堆叠在X/Y平面，Z的高度(厚度)需要你自己填入，你要有3维叠层的能力!!(同时你还需要设置各层使用的材料)

我导入16.6没有出现问题，成功的。