2817阅读
2回复

[转载]多芯片封装的发展趋势

智者不锐，慧者不傲。

UID ：7362

注册：2008-01-09
登录：2025-09-27
发帖：3709
等级：荣誉管理员

0楼发表于: 2008-07-05 12:39:22

先进半导体封装技术在过去二十年间取得了长足的发展，在今后二十年里，预计还会出现更加积极的增长以及更大的投资和新一轮技术进步。以前后二十年为一个阶段进行回顾与展望非常重要，因为封装技术更新每十年发生一次——比如八十年代的SMT到九十年代的面阵列技术。预测今后二十年里哪一种封装技术会取得成功应用或者会被淘汰不是一件简单的工作，因为这不仅需要总结过去，而且还要清楚地了解未来的应用情况。在对过去进行回顾时，应考虑某些主要的封装变化阶段，特别是曾对业界的进步做出过贡献的那些阶段。

倒装芯片技术(FC)

表面贴装技术(SMT)

多芯片组件(MCM)

面阵列技术，包括针栅格阵列(PGA)、球栅格阵列(BGA)及芯片级封装(CSP)

展望未来时，除了掌握发展趋势，还必须要考虑各种各样的可能变化，不同的应用场合与不同的器件需要不同的封装、互连或集成方式，同时还要预计技术在成本和性能方面是否能不断提高。

历史回顾

上面四种封装中有两种没有取得预期的广泛使用，弄清楚它们为什么没有能够得到推广就可以推知目前正在发展的封装技术的情况。

倒装芯片：自从60年代开发出以来，倒装芯片技术一直没能取得突破。这有许多商业与技术方面的原因。对几十年来倒装芯片技术进行深入的市场和技术研究调查，可以总结出下面几点，表明为什么在巨大的市场里，倒装芯片器件只能保持住原先份额的95%。

1．倒装芯片市场的80%是用于先进硅片器件，而这些半导体生产商不敢在其产品上采用还未开发完成的倒装芯片结构。

2．供应商们仍在开发新型倒装芯片技术以将其应用于先进的硅片上，这些技术由于器件或最终应用不同而有很大的不同。

3．配套服务的品质，特别是凸点制作质量，一直较差。

4．许多公司不能提供从凸点制作到背研(back-grind)、组装以及测试等整套服务。

5．目前还不明确谁能够成为模块倒装芯片市场的主导，是SMT合约制造商、大型封装企业还是小型的产品封装公司？

6．倒装芯片技术中各种凸点技术与间距都一直在迅速发展，但却缺乏标准。

7．倒装芯片本身是一种非标准器件，但是为保证多供货渠道的一致性以降低成本，需要制订工业标准。

总之，市场研究公司Prismark及工商业巨头们相信倒装芯片将会在商用市场上获得巨大发展，尤其是带封装倒装芯片(FCIP)和WLP配置。必须要看到WLP与倒装芯片技术的相似性，这样有助于预测WLP的潜在发展趋势、最适合的应用以及有关的使用上的问题等。

MCM：MCM技术在八十年代和九十年代初还只是人们的一种期望或者幻想，它也遇到许多倒装芯片发展过程中面临的类似情况。MCM同样遇到了使用的局限性和较高的成本的问题如高密度基板、预知良品(KGD)、连续生产及组装技术等都对其广泛适用性有着不利影响。众所周知，大部分传统MCM都是作为高成本高性能器件而用于军用及高端计算机应用中。

未来二十年

许多重要应用都要求半导体及封装形式进行改进，使其能保持继续发展。为使便携设备的尺寸、重量、功耗及成本不断降低，OEM及半导体供应商一直在不断开发先进的封装技术，以达到更高的系统或硅片集成水平。初期的目标是根据特殊器件与应用需要开发出合格的新型封装技术，许多专家将其描述为“特定应用封装形式”时代。“组装与封装形式是连接硅片与电路系统的桥梁，在工业生产中，人们越来越清楚地意识到组装与封装形式已成为产品开发的分水岭。封装设计与制作在系统应用中逐渐会更加重要，它不再仅仅只是保护IC，同时还是系统设计者确保其产品形式和功能的一个主要因素，因为现代产品已由消费类转向了要求更高的如高端工作站之类的产品。”(《国际半导体技术进展》组装与封装形式部分，1999年出版)

作为现代系统设计者，必须要考虑用不同的方式提高系统和硅片的集成度，至少有三种常用技术方法：

系统级芯片(SoC)：SoC是半导体行业里ASIC和知识产权技术领先厂商们的一种流行做法，SoC发展潜力巨大，但是相关的NRE、掩膜和小尺寸器件的制作及设备成本也相当高，因此OEM厂商(SoC用户)和SoC供应商都认为SoC可用或最终应用范围会比最初预期要小。同时SoC的面市时间压力非常大，因此许多OEM厂商和供应商都感到解决存储器、RF及混合信号集成要求的最佳方法(至少在近期)是通过封装集成或者系统级封装(SIP)技术。

晶圆级封装(WLP)：WLP是一种常用的提高硅片集成度的方法。促使WLP向高水平发展的工业需求与趋势包括：

降低测试成本，特别是先进存储器件

通过批量生产晶圆降低封装成本

降低引线电感，提高电容特性

通过采用晶圆贴装降低PCB组装成本

改良裸片背面与发热球处的散热通道

降低贴装高度，实现真正的芯片尺寸贴装

在降低测试成本方面，晶圆级测试具有降低成本的潜力，并且用大型测试仪测试时产量很高。另外同时还在开发器件电气可靠性筛选，用来替代老化。但是WLP技术目前还有一些问题，限制了倒装芯片的应用。这些困难有：

那些非常吸引人的专用技术需要对供应渠道作垂直集成或联合开发

如果不使用底部填充材料或不限制使用非常小的裸片尺寸，则次级焊点的疲劳寿命可靠性会很差

缺少工业外部尺寸标准，不能实现多渠道材料与设备供应

特别适于高产量晶圆和高密度裸片晶圆的生产

WLP采用内向焊点，其间距密度取决于产品线路板的承受能力

对WLP间距的优化并不支持诸如高级存储器之类换代后芯片尺寸会急剧缩小的器件

这些新技术与基础设备需要很高的投入，其投资回报要求产品要有较长生命周期

系统级封装(SIP)：SIP又称为系统集成封装，包括用于地址子系统或功能集成中的封装技术。其最大的缺点是该方法是一种刚刚出现的新方法，尚未得到广泛应用，相比之下，现行的组装技术有现成的供货渠道与基础结构。因此和技术相比，投资与应用诀窍才是应用面临的较重要的问题。SIP有三种主要方法，第一种是无源和分立元件与有源IC的集成，这就是早期的微组件技术，适用于无线和RF领域所需的集成封装；第二种是3D封装技术，即在一个封装中将多个封装或多个芯片层叠；第三种是将电源与地线的布线与芯片分开，与某种WLP再分配技术一起用于FCIP解决方案。因为这些集成方法可以提高子系统的价值，因此受到广泛关注并被大量采用。

小型化

从系统外形的发展趋势来看，只有TV荧光屏、PC显示器和平板显示器是唯一希望越来越大的电子装置，大多数其它设备则在当今日益增长的移动数字环境下将会不断缩小。显然，能够实现小型化的先进封装技术可以使便携式及高密度产品大大增值。SHARP公司的Morihiro Kada设计了一种新的“硅效率”概念方法。

对能够实现小型化的封装技术进行计量，它定义为硅片面积与封装面积(或产品在线路板上占用面积)之比。由于WLP本身存在的缺陷以及像CSP层叠技术这样较高的硅效率方案已更为人们所掌握和应用，因此在寻求更高集成度时，WLP需要将总成本降低才能确保能够在系统设计中得到应用。例如，与裸片或WLP方法相比，目前的蜂窝电话中3D封装具有更高的组装密度。

降低成本

先进的存储器(特别是DRAM)中，晶圆级测试及老化过程都会增加WLP总成本，但问题是目前的晶圆级测试和老化又是专门用于高端微处理器封装的。因此，从技术预测的观点来看，WLP很有可能会遇到过去三十年里倒装芯片所面临的同样的难题。目前WLP技术之所以被采纳是因其有以下特点：

+ 在引线数很少时裸片尺寸很小

+ 是一种大批量、低成本及相对稳定的器件，与分立半导 ..

未注册仅能浏览部分内容，查看全部内容及附件请先登录或注册

离线cludzero

UID ：29196

注册：2009-04-05
登录：2010-12-12
发帖：91
等级：仿真一级

1楼发表于: 2009-04-26 10:37:26

感谢无私奉献

离线wisher

UID ：48375

注册：2009-12-09
登录：2013-03-20
发帖：121
等级：仿真二级

2楼发表于: 2010-11-17 08:44:04

路过,学习了,谢谢分享

发帖回复