[互助]低噪放双电源偏置电路求解有问

所以这时候VDS是1.5V，而不是你认知的3V! 正确的算法应该是 (V_DC-(150.6R * 10mA))、或是((V_DC-VDS) / 150.6R)所以VDS=1.5V !)） SP%X@~d  
自我操作后，你应该要发现-Vg Gate 所谓"控制闸道"的意义了！ oZ%uq78#[%  
**我的rf币增加太快了，可以的话请不必再赠分给我了！谢谢！！ HJl?@&l/  

foxman:所以这时候VDS是1.5V，而不是你认知的3V! 正确的算法应该是 (V_DC-(150.6R * 10mA))、或是((V_DC-VDS) / 150.6R)所以VDS=1.5V !)） tklS=R^Vn  
自我操作后，你应该要发现-Vg Gate 所谓"控制闸道"的意义了！ j; /@A lZl  
**我的rf币增加太快了，可以的话请不必再赠分给我了！谢谢！！ zV$Z@o  
 (2015-04-20 12:48)  *mWS+xcU(L  

%_]O|(  
也就是说，Vgs其实是控制了IDS，在-0.215V的Vgs控制下，电流就是10mA，然后由电流才得出VDS=1.5V是吧，原来是这样，太感谢你了，困扰我很久了，只能怪我模电学的不好，唉……再次感谢你！！实在太想给你加分了，哈哈

foxman:所以这时候VDS是1.5V，而不是你认知的3V! 正确的算法应该是 (V_DC-(150.6R * 10mA))、或是((V_DC-VDS) / 150.6R)所以VDS=1.5V !)） 3v%V\kO=F  
自我操作后，你应该要发现-Vg Gate 所谓"控制闸道"的意义了！ p9)'nU'\t  
**我的rf币增加太快了，可以的话请不必再赠分给我了！谢谢！！ vN%SN>=L<  
 (2015-04-20 12:48)  %<8lLRl  

C_=WL(  
可不可以这样理解，在VGS=-0.215V 的情况下，IDS和VDS是一条曲线的函数关系（9楼的静态工作点图），设定D端总的电阻是R欧姆，那么要达到IDS=10mA，且VDS=1.5V，即VDS=V_DC-R*10mA=1.5V，所以R=150欧姆，那岂不是我的图中，R10=100欧姆，R8=25欧姆，R11=25欧姆也行，反正加起来都是150欧姆，并且我改成这样的数据仿真出来也是满足要求，也就是说有好多种阻抗的方式了？ <OEu 4,~:  

你说对了"大部分"！ 有一个前提是R11不为输出阻抗之一部分的话，你的说法成立，甚至只串一个150欧的电阻即可（但..一定要位在L3的上面，因为 2pi * frequency * L=XL =Choke RF_open but DC pass）。 E4aCL#}D  
否则, 你的电阻只能是137.2欧。 q"@Y2lhD!  
广义的说：-Vg、Vds、Ids是固定数，V_DC是变数！而R是随V_DC在变的-被动变数！另一个被动变数是L3它随频率而变（2pi*frequency*L） F7wpGtt  
假设：V_DC 是5V、这时R=(V_DC-Vds{1.5V}) / 10mA=350欧。** 当R11不被考虑的时候。 s88lN=;  
r<38; a  
xioL6^(Qk,  

foxman:你说对了"大部分"！ 有一个前提是R11不为输出阻抗之一部分的话，你的说法成立，甚至只串一个150欧的电阻即可（但..一定要位在L3的上面，因为 2pi * frequency * L=XL =Choke RF_open but DC pass）。 ub^v,S8O  
否则, 你的电阻只能是137.2欧。 ="fq.Tt  
广义的说：-Vg、Vds、Ids是固定数，V .. (2015-04-20 18:44)  ^zjQ(ca@"x  

Q}#5mf&cD  
你的意思是L3是扼流圈的作用，防止射频信号进入偏置电路，但是能通直流，这个我理解，R11是不是有其他的作用（比如对后面的稳定性，阻抗匹配什么的）

如果它不是为了I-Probe而设的话，它将和capacitor 形成传输到下一级的阻抗匹配。

Ids是由管子内部决定的，通过电流，实现偏置电压的要求

大神，你解决了没有？我也遇到你这样的问题，，新手，，，可否指导一下