4468阅读
0回复

[分享]如何在纳米时代提高硅片制造良率？

智者不锐，慧者不傲。

UID ：7362

注册：2008-01-09
登录：2025-09-27
发帖：3709
等级：荣誉管理员

0楼发表于: 2008-03-15 13:36:26

— 本帖被 tensor 执行取消置顶操作(2022-11-01) —

你还记得自己曾经玩过的第一个游戏吗？它也许是没有什么游戏规则，没有什么动作，而且是直通过关。然而随着年龄的增长，你发现游戏变得更复杂了，游戏规则也变得五花八门，或许还增添了更为精彩的动作。决定游戏的最佳战绩需要你评估多种选择并预测其他玩家的举动。

集成电路(IC)设计也驶入了一条相似的通道。早期的IC设计规则是绝对的且有限的，实现良品的道路是相当的简单，仅需遵守所有设计规则便可以实现良品，设计人员无须过多担心代工厂流片之后的工作。

在纳米时代，设计的游戏规则已悄然改变。由于影响可制造性的偏差数量的增加及其复杂性的提高，提高良率变得更为艰难。良率本身的定义也已改变，现在的良率融合了可变功率管理测试、多种形式性能测试和电路完整性测试三个方面。设计人员的策略必须从兼顾简单的设计规则过渡到最佳版图的定义和设计，最佳版图设计的目的是为了获得最高良率。

最显而易见的因素是由于更精细的特征尺寸和互连数目的增长所导致的特征数量和设计规则的爆炸性增长。已经有了相当多的DRC规则，它们更复杂而且往往是相互关联的。作为良率降低的成因，基于特征的(系统的)缺陷正超过了基于微粒的(随机的)缺陷。

在生产制造方面，由于生产流程和生产原料的变更，生产中的问题不可能通过采用任何规则来预测和规避。如今，生产的可变性对临界尺寸、速度和功率的影响占据了更大的比重。

所有这些因素会导致三个突出的故障点：对瑕疵的高度敏感；对工艺偏差的失控；参数漂移。这些故障点的融合与交互作用增加了纳米设计规则的复杂性，使得纳米设计越来越难于提供满足生产可制造的版图设计，且同时遵循传统签核(Sign-off)流程。

为了获得成功，我们需要改变“游戏”的玩法。签核流程仍需包括基本的基于规则的物理验证和寄生参数提取，但是我们也需要开始采用自动化技术，不仅通过生产阶段的纠错而且通过提高设计本身达到提高良率的目的。因此，什么变化可以被利用到提高我们的良率呢？

临界特征分析(有时称为建议规则分析)将DRC规则的性质从一个单纯的合格/不合格的测试延伸到了包括在一个物理设计中对“热点”的等级评估，这个物理设计长期以来具有更高的故障率，或对生产制造过程窗口的偏差可能更为敏感。设计人员可以采用CFA去判断这些热点的位置，并把设计调整按照最大良率改进机会的顺序进行优先区分。

临界区域建模评价了基于设计尺寸的随机缺陷的影响，并建议进行设计调整降低良率的错误比重。随着设计尺寸的减小这一功能变得尤为重要，因为迄今为止没有人能够解决怎样将尘埃变得更小。

当设计尺寸降到90nm以下时，平版印刷偏差分析便开始生效。由于平版印刷过程偏差和设备的变迁，即使完全遵循每一个设计规则也无法实现某些布局的拓扑结构。通过定义这些因素并将其融入到设计当中去，我们可以跨越这一障碍。当然，这要求设计人员与代工厂之间进行有效沟通之后定义这些偏差，并通过设计来降低它们的负面影响。

具有制造意识的硅建模组成了电子电路模型，这些电子电路模型可更精确的描述制成芯片(as-built chip)，可对硅片上实现的器件性能作出更精确的预测。纳米级的有效建模须包括针对测试的健壮性器件的提取(包括高级器件参数如工程应力和N阱区域)和生产过程所包括的不可预见性失真。这将允许设计人员从简单的设计器件和互连测试过渡到解决制成参数与互连的可能影响。

然而，所有这些不过是性能问题。我们是怎样玩游戏的？如今，有许多重新开发成电子游戏的实际项目如“纸牌、骰子、记分卡”，这些电子游戏使得居住在世界各地的人们可以一起玩同样的游戏，新开发的电子游戏增加了新的变化和复杂等级，通过逼真的图像提高玩家的经验值。

为了在良率“游戏”中获得成功，我们需要新的方法将良率的功能性融合到我们的自动化设计工具中去。我们需要有效的途径去想象和按优先次序区分这些新功能所产生的数据。由于产生的数据量很庞大以及要求分析和优化结果的大范围计算，所以该类型的分析方法要求能够自动化处理。没有一个行之有效的简便方法能够将这些功能融入到设计过程中，设计人员所面临的状况并不会比过去好。

我们必然需要新工具 ..

未注册仅能浏览部分内容，查看全部内容及附件请先登录或注册

发帖回复