[互助]本人五年通讯领域射频PA设计经验，这几天开贴可以回答一些大家迷惘的问题

楼主是否做RFIC,在cadence里layout时，应该大面积接地，还是应该留有空白地方，我看过的不同书里面对这个问题有不同意见，所以想问下在实际工作中是怎么处理的。新人一名，求指导，先谢过了哈

至少bottom层要大面积接地，top层可以大面积接地，也可以留有空白，但是一定要多打过孔。

这样的交流贴非常好，让我们可以学到很多

顶一下，有没有GAN相关的资料啊，分享下。 '/b,3:  

引用第53楼wf530于2012-03-29 11:47发表的  : 5n"b$hMF  
顶一下，有没有GAN相关的资料啊，分享下。 &{!FE`ZC_  
Y/2@P
zA|  

>2x[ub%$L  
这里不是资料区……资料常有，愿意专门坐下来为大家解惑的牛人不常有，珍惜机会……

谢过楼主了，如果我有1-8层金属可以用，对于铺地的话，具体应该怎么操作呢？第一层大面积接地，过孔需要打到几层呢 xi3  
还有个问题，如果在cadence里通过了DRC和LVS,但是在实际测量芯片时确定发现mos管子源漏短路，这可能会是什么原因呢，因为原理图中没有短路，又通过了LVS，按理说不应该出现这种情况啊

如果是8层板，那就是2，4，6，8全部大面积铺地，过孔看你的需要；第二个问题原因太多，无法回答。

跟据你的经验，随便列举几个原因吧，初次流片，对于这个问题实在很费解，还望多多指教哈

你们好啊，刚接触这方面的学习，楼上的激烈讨论受益匪浅啊，但是感到很迷茫，都是效率极限的话题，能具体谈下电路啊，新型器件应用啊，什么的，更直观一点。新人一个，轻拍啊，哈哈

请问怎样测定视频带宽最有公认的参考性，另外2.1G段整版功放效率一般为42%是用什么信号测试的   峰均多少？