[案例实践]CST MWS中如何给带状线添加激励？

以我以前的经验，两根没有地的耦合传输线，创建multipin waveguide port之后可以运行port mode analysis，但是transient solver无法运行。 0qv)'[O  
试过8根无地传输线组成4组无地耦合传输线，分别设置4组差模、共模激励，port mode analysis运行会“卡住”，transient solver报错conductor不够。 FWj~bn  
?!ig/ufZ  
CST的客服强调一定要有“共地”结构，所以我现在使用的方法都是用离散端口连结边界实现共地。试过multipin waveguide port接触边界的方案，solver同样报错，具体信息忘记了，已经放弃这个方案了。 ETIf x)B-  

我做了一个有接地面和一个无接地面的差分微带线，可以计算出两个模式的端口线阻抗，我把两个模型发上来，你试试，有一个问题，我也没有理解，你看看： D@Q|QY5qic  
?TXFOr]g]2  
有接地面时，XY边界条件设为open(add space)或电边界是可以计算的，而且结果一样，e1  模式阻抗138.556,e2模式阻抗53.4824 ； @cx!m  
k`?n("j  
没有接地面时，XY边界条件都设为电边界可以计算，e1  模式阻抗163.532,e2模式阻抗96.1696 au8)G_A  
              X方向设为open(add space)，Y方向设为电边界，可以计算，e1  模式阻抗164.107,e2模式阻抗96.3207 sU8D;ML7  
              XY方向都设为open(add space)，不能计算 BH}u\K  
TiOvrp7B  
Bg3^BOT  
用xp压缩的 microstripe_diff_std.zip (23 K) 下载次数:65 -Ju!2by  
diff_stripe.rar (22 K) 下载次数:66 .8,lhcpY  

谢谢你的模型文件。和我以前遇到的情况一样，没有共地的话没办法创建共模工作模式。 #CHsH{d  
=>4>Z_q  
没有接地面的那个模型，把Y方向设置成为electric边界，实际上就使得multipin waveguide port “背靠”了一个“地”，边界条件充当了“共地”的角色。因为“地”的位置发生变化，共模端口阻抗由53欧姆变成48欧姆，5欧姆的差距不能认为是计算误差。差模端口阻抗因为和“地”无关，因为网格数的关系，差距只有不到1欧姆，这个计算误差可以接受。 o24`5Jdh  
K?(ls$  
如果Y方向的边界条件设置为Open Add Space，错误提示如下： DJ[U^dWRn  

图片:port error msg.JPG

j#3}nJB%#i  
两个导体只能创建一种工作模式（差模），共模的话需要再有一个conductor（“共地”）。 L8/o9N1  
IAhyGD{b  
以上是个人见解，欢迎拍砖。

我觉得你说的对，共模没有地就没有回流通路了。我开始把你说的地没有理解对。

再唐僧两句。 /#Xz+#SqY  
  )?_c7 R  
11楼讨论的都是在transient solver里面只计算端口模式（calculate modes only）得到的line impedance，两种可计算的情况下端口阻抗有比较高的一致性。不过，如过进行S-Parameter计算的话，就有新的问题。 W}Z|v M$  
N*$Q(K  
以差模激励的S11为例（对应CST MWS中的S1(1)1(1)），两种情况下的S11显示如下： 2smLv1w@  
有接地面，边界条件Open Add Space： /sYD+*a  

描述:有接地面，边界条件Open Add Space

图片:S11 Open with grd.JPG

qQ|v~
^  
无接地面，Y轴边界条件Electric： (>Tu~Vo  

图片:S11 Open+E bdr without grd.JPG

n\P{Mc  
)D#*Q~  
我认为第一个S11是可接受的，第二个S11的图形应该是有问题的。大家认为可能的原因是什么呢？ 0<P -`|X  

我想是这样，CST首先计算2D的端口模式，再计算结构中场的传播，因为端口差模时工作模式相同，所以阻抗相同。 T"dEa-O  
在计算S参数时，没有接地板和含有接地板，结构的表面电流不同，所以S参数也不一样。

有可能是这个原因吧。用离散端口试了一下，两个得到的S11也是不同的，似乎可以证明。不过使用离散端口又和使用波导端口得到的S11不同，所以真得不清楚哪个仿真才是准确的。（真的得靠实际测量才放心啊……） <<Ut@243\  
: xB<Rq  
可能是因为这个耦合微带线差模阻抗和共模阻抗距离100欧姆和25欧姆都比较远，不清楚在这种情况下是不是会造成使用波导端口和离散端口会带来比较大的偏差。有可能的话，可以先调整耦合微带线结构，使得差模阻抗接近100欧姆，共模阻抗尽量接近25欧姆，再对比波导端口与离散端口。

的确，我今天又试了一下，我先用multipin waveguide port中的差分端口计算出line impedance，再与当这个端口加上相同数值的lumped port时的s11和s22比较，相差很大啊...除了另外一个端口的特性阻抗差不多外，其它的参数都没法比较....不知道为什么multipin waveguide port中的差分端口和lumpedport也有这么大的区别啊...到底仿真差分时该用哪个端口啊...

当一个端口用multipin waveguide port同时设置成差模和共模时，计算出来在smith 原图上的同一频点的阻抗值也相差甚远啊，按理说，这个值是不应该受到这个端口设置的影响的...它只与另外的那个端口以及整个结构有关...

差分线究竟该如何设置端口呢？ wave port 和discrete port 究竟该怎么设呢 ? 充满疑问和不解