[建模]CST例子中的偶极子天线中离散端口特征阻抗为什么设为65ohms,怎么得到这个数的？

设为65，能不能保证天线输入阻抗与馈线完全匹配呢？如果事先不知道的话，怎么能计 .. :h*20iP  
sVaWg?=qs'  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册

引用楼主maggiesky于2010-06-12 10:20发表的 CST例子中的偶极子天线中离散端口特征阻抗为什么设为65ohms,怎么得到这个数的？ : W_O,Kao  
设为65，能不能保证天线输入阻抗与馈线完全匹配呢？如果事先不知道的话，怎么能计算得到啊？ 7bQ#M )}  

}Jjq]lW  
馈线一般为同轴线，常用的阻抗也是50欧姆，65欧姆是不能保证输入阻抗与馈线完全匹配，由于65欧姆偏离50欧姆并不是很大，因此可以近似认为是匹配的。仿真的时候，通过观察半波振子馈电处的输入阻抗，通过输入阻抗来确定离散端口用那种激励阻抗来激励天线。因为后面的反射系数以及VSWR都是跟离散端口的激励阻抗值是有关的，选择离散端口的激励阻抗值与天线的输入阻抗匹配，然后优化天线使其在整个频段内比较收敛，最后可以将激励阻抗值变阻抗到主馈线的阻抗值。这也是分模块优化的思路。 [~f%z(vI  

通过观察半波振子馈电处的输入阻抗，通过输入阻抗来确定离散端口用那种激励阻抗来激励天线。 [<`xAh_,  
Ij@YOt  
这句话怎么理解？首先假设离散端口的激励阻抗为65，可以计算得到天线的输入阻抗，然后怎么选离散端口用那种激励阻抗？

首先，天线馈电处，也就是离散端口设置的位置处仿真得到的天线输入阻抗是独立于离散端口的激励的内阻值。比如说，离散端口设置的阻抗为50欧姆，那么得到的输入阻抗(Z11)是与离散端口的阻抗无关的。 k3}ymhUf  
得到天线的输入阻抗，这个时候就需要用到史密斯圆图了，观察在所感兴趣的频率范围内，天线的输入阻抗在圆图上面的收敛情况。因为圆图上面是归一化的阻抗。 cDm_QYQ  
设置天线的输入阻抗为R+jX，离散端口的阻抗为Z0，那么在归一化后的阻抗为(R+jX)/(Z0),因此天线的史密斯圆图收敛情况是与Zo是有关的。这个就需要凭解析计算或者直接导出S11文件，利用第三方软件来确定Zo。 ;}=v|Dr&I.  
当然也可以利用CST自身的优化，将离散端口的阻抗值设置变量，设置优化目标S11<-15dB，优化激励阻抗值得到满足目标时候得到Zo。有时候可能未必能够收敛。但是尽量找到比较收敛的阻抗值。 + [|2k(U  
这属于天线的阻抗匹配问题，有很多种方法的。建议多看看天线阻抗匹配的书籍。

今天得到的CST技术支持的解释：You can specify a discrete port's input impedance so that it matches the impedance of the transmission line or structure you're feeding it with. So e.g. a dipole has an input impedance of about 73 Ohm, so I guess they roughly match this.

是不是就是说采用不同阻抗的馈线，这个就要设成不同的阻抗值？

"因此天线的史密斯圆图收敛情况是与Zo是有关的。这个就需要凭解析计算或者直接导出S11文件，利用第三方软件来确定Zo"如果天线是加了馈线仿真的，那么这个Z0就是指端口的特性阻抗...

两个问题： \@8j&],dl  
1.离散端口的内阻Zo意义只是用于计算归一化的Smith？对别的参数是否还有影响呢？ s @\UZC  
2.假定优化目标是Zo的话，当 S11小于-15的时候，认为天线输入阻抗和Z0匹配。怎么感觉有点和实际操作过程背道而驰呢！实际应该是调整天线的输入阻抗来匹配端口的阻抗值，那么在这种情况下，Zo的意义体现在什么地方呢？。。。。 0h^&`H:  
新手上路多多指教。

1.s参数是一个归一化值，它是有意义的，比如对于天线来说的话，如果s11比较差，那么说明反射比较大，相应的总效率就会很低，但是它不会影响到gain（IEEE）以及方向系数等参数，它们只跟天线结构相关... iBlZw%zKP  
2.Z0就相当于源内阻，实际情况下是已知的，为了实现天线与馈线或者源的匹配就必须是天线的输入阻抗接近这个值，当然刚开始设计天线时也可以不必考虑天线的输入阻抗值，当得到比较好的效果后，再利用阻抗变换来实现匹配...

引用第5楼双木于2010-11-14 16:50发表的 : 4V2}'/|[  
是不是就是说采用不同阻抗的馈线，这个就要设成不同的阻抗值？ |$hBY
w  

g>L4N.ZH_v  
m{dXN=  
我个人原则上同意这种说法。测试的时候校正面端口阻抗是多少，仿真时的端口阻抗就设置多少。 %s|`1`c