登 录
註 冊
论坛
微波仿真网
注册
登录论坛可查看更多信息
微波仿真论坛
>
CST 专区
>
CST
>
箱体屏蔽仿真
发帖
回复
1
2
3183
阅读
11
回复
[建模]
箱体屏蔽仿真
离线
skylee
UID :8879
注册:
2008-03-04
登录:
2013-06-28
发帖:
154
等级:
仿真二级
0楼
发表于: 2010-05-11 15:27:30
关键词:
CST
仿真
PCB
辐射
屏蔽
在CST中仿真箱体的屏蔽效能流程是怎样的?
>en,MT|
辐射源如何确定?(源为内部PCB板上的驱动IC)
Fa78yY+6
望朋友 ..
Mrpn^C2)
> E;`;b
未注册仅能浏览
部分内容
,查看
全部内容及附件
请先
登录
或
注册
共
2
条评分
hefang
会员等级
+2
积极参与讨论, 再接再厉!
2010-05-13
hefang
rf币
+1
积极参与讨论, 再接再厉!
2010-05-13
离线
skylee
UID :8879
注册:
2008-03-04
登录:
2013-06-28
发帖:
154
等级:
仿真二级
1楼
发表于: 2010-05-11 15:32:39
有两套方案:
Dlhb'*@
1. 仿真PCB上的电流分布,然后加载至MWS中进行协同仿真,观察箱体的屏蔽效能
f%ude@E3
但PCB上的电流分布如何仿真?没有找到相关例子,了解这方面的朋友多指导下
w7}m T3p,)
2. 直接模拟内部辐射源,加载箱体仿真
b#cXn4<