1235阅读
3回复

[正在讨论]Via hole 的影响在设计LNA

UID ：15318

注册：2008-07-14
登录：2014-09-19
发帖：8
等级：旁观者

0楼发表于: 2009-11-04 09:14:21

大家好，我是一个新手，在设计一个LNA。仿真已经完成了
现在的问题是，把Via Hole加到BJT的Emitter时，会对整个系统有影响
不知道大家的经验是怎么解决的
有没有相关的资料可以参考一下
好像感觉Via Hole是感性。如果加载Emitter上就有点像inductance degeneration
不知道我这样理解对不对
..

未注册仅能浏览部分内容，查看全部内容及附件请先登录或注册

离线yiming

UID ：29863

注册：2009-04-14
登录：2011-09-26
发帖：14
等级：仿真新人

1楼发表于: 2009-11-04 11:53:10

via hole 和板材的选取有关系，厚板子的via hole 的电容大，最好先把板材选好了，再仿真

离线xiabing

UID ：6803

注册：2007-12-22
登录：2024-06-20
发帖：283
等级：仿真三级

2楼发表于: 2010-02-10 14:04:29

在E极增加孔相当于串一个点电感，是起负反馈使增益降低噪声上升。

离线gordon4liu

UID ：44999

注册：2009-10-26
登录：2012-07-20
发帖：233
等级：仿真三级

3楼发表于: 2010-02-11 09:43:20

多並聯幾個VIA 就好啦

发帖回复