[求教]做PA时使用loadpull以后的问题

我设计好功放，使用loadpull得最佳负载，根据这个最佳负载使用史密斯圆图来设计最后一级, AL;"S;8  
将前级匹配做好,发现整个电路S仿真时，S11比较好，可是S22只有-5dB,而且不是在中心频率上达到最小。我想是因为最后一级没有共轭匹配 ，可是这个值是不是有点太大呢，而且我希望能在中心频率上达到最小（相对于其 .. {ys_uS{c*  
iTX.?*  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册

你是将有源端设置为1端口呢，还是将无源端设置成1端口？ '*k\IM{h  
你设置的中心频率是多少？ 1
Y`MJ\9  
阻抗是否有设置正确，要知道有源端的阻抗不一定是50欧哦 Ob+&!XTp?0  
将你的设置写详细些传上来看看吧，s22如果是无源端的，-5是有点大的 <(^pHv7Q  
偏移出中心频点是可以接受的

    1.做的是输出匹配，依据loadpull得到的最佳负载，将50欧姆匹配到该最佳负载上。中心频率为5.25G赫兹。源端阻抗不是50欧姆。最佳负载是38.535+j19.129.  然后我将50欧姆匹配到该最佳负载，在smithchart上就是从圆心匹配到最佳负载上。 大家看看我这个是否有问题，做好匹配后怎么最后电路S22会那么大（后来做的是0.354dB）。   9~_6mR<  
    2.没问题的话就是我的loadpull有问题，得到的不是最佳负载，因为我的最后的输出功率不是最大,我后来做增益压缩仿真时，输出功率不能达到我的要求，发现调输出匹配网络的L、C参数值，输出功率可以变大。 Gl:ASPZ6  
    3.那又如何使用loadpull了，我的是差分的PA,用了巴伦，转换成了单路信号。

请论坛里的朋友指点指点啊，最近被这些问题搞得很头疼，另外，该设计采用的CMOS工艺。

首先，我觉得你的源端有38的阻抗就已经很大了，我很奇怪为什么会有这么大的？ gISs+g  
其次，你做的差分PA为什么要直接接到后面的loadpull呢？经过balun之后不一定能保证你的信号是正常的，因为你的差分电路； i'<1xd(`  
然后，再去看你的loadpull吧，不一定是它的问题

另外，cmos工艺的谐波控制本身就很难解决的

引用第5楼zanche于2009-08-01 16:36发表的  : _q$LrAT  
另外，cmos工艺的谐波控制本身就很难解决的 =>}.W:=  

dwbY"t[9  
ElR&scXi__  
能否用电路设计来补偿？

引用第6楼rocketsci于2009-08-06 06:49发表的  :
能否用电路设计来补偿？ 6^]`-4*W  

192.W+H<  
那样你的芯片面积会很大……

1. 38的阻抗过大，这也是我百思不得其解的。 /FP~jV!z  
2. 我这个是经过balun后接到loadpull的，请问您有什么好的意见呢？

怎么没有下文了，我现在也是做差分PA的输出匹配，思路跟你的一样