登 录
註 冊
论坛
微波仿真网
注册
登录论坛可查看更多信息
微波仿真论坛
>
Active Circuit 有源电路区
>
有源射频电路
>
高手帮忙推荐个倍频器和功分器
发帖
回复
1
2
4046
阅读
17
回复
[
互助
]
高手帮忙推荐个倍频器和功分器
离线
wj54321
UID :36373
注册:
2009-07-01
登录:
2009-07-30
发帖:
11
等级:
仿真新人
0楼
发表于: 2009-07-01 10:18:10
本人急需使用个12倍频器,从110M倍到1320M,还需要各分频器,120M分到40M,要求是器件,高手推荐个啊,或者推荐个公司的, ..
Ek' ~i
/~sNx
未注册仅能浏览
部分内容
,查看
全部内容及附件
请先
登录
或
注册
共
条评分
离线
maxwellss
UID :4023
注册:
2007-07-23
登录:
2014-03-10
发帖:
149
等级:
仿真二级
1楼
发表于: 2009-07-01 16:26:30
回 楼主(wj54321) 的帖子
12倍频器?现在好像没有倍频那么大的 如果需要12倍频 楼主不如用PLL+VCO 吧
[yhK4A
或者采用 min公司的 先3倍频 再4倍频 从频率上来看 正好符合楼主的
Bs3M7zRG
RMK-3-451+ 3倍频 然后 RKK-4-23+ 4倍频
j&N {j_M
3分频器 我还不太清楚
共
条评分
离线
wj54321
UID :36373
注册:
2009-07-01
登录:
2009-07-30
发帖:
11
等级:
仿真新人
2楼
发表于: 2009-07-02 08:46:07
谢谢2楼的,我对相噪的指标要求很高。偏1K赫兹处要求大于125DBC ,PLL+VCO相噪指标肯定不够的,有直接12倍频的吗,功分我找到了,MINI公司很多的
共
条评分
离线
wj54321
UID :36373
注册:
2009-07-01
登录:
2009-07-30
发帖:
11
等级:
仿真新人
3楼
发表于: 2009-07-02 08:53:57
在问一句,谁研究过倍频器或者功分器对相噪有多少的影响,功分一般是无源器件,没什么影响吧,倍频器了,除了理论上必有的20logN (N为倍频倍数)的减少之外,还有什么影响啊,现在倍频器里面一般都集成有放大器,大概有多少影响
共
条评分
离线
maxwellss
UID :4023
注册:
2007-07-23
登录:
2014-03-10
发帖:
149
等级:
仿真二级
4楼
发表于: 2009-07-02 10:23:08
功分? 你不是要分频器么?
} x KvN
直接12倍频的 肯定没有
Y=@iD\u
无源器件 没啥影响
*i"Mu00b
最好采用无源倍频 ,然后放大器, 如果你的指标要求高的话。
M hjIE<OI=
放大器最好采用低噪放,在1K处,放大器对相噪影响很小的,可以忽略。
W~5gTiBZ]
在10k、100k的地方,放大器采用噪声低的、提高输入功率、减小增益 、不要太靠近1dB饱和点,对相噪的影响都不是太大的,只能这么说。呵呵
75iudki
你的源是110M的?为什么不采用100M的,110的不常用,需要单独定制。
共
条评分
离线
wj54321
UID :36373
注册:
2009-07-01
登录:
2009-07-30
发帖:
11
等级:
仿真新人
5楼
发表于: 2009-07-02 14:57:27
MINI的是有源倍频,他里面集成有放大器,一般在微波源里面我不太常用低噪放,只在信道前面的前置放大器我才用低噪放,在说,低噪放和普通放大器对相噪的影响应该是差不多的,不过会有多大的影响我没研究过,就相我用的110M的恒温晶振,偏1K时相噪为150DBC/HZ ,倍12频后理论为150-20LOG12=128.5DBC,如果加放大器,会减少几个DB啊,你研究过吗,或者能告诉我个办法,做出1.3G左右相噪在偏1KHZ优于125DBC/HZ 的源的方法吗?谢谢了
共
条评分
离线
wj54321
UID :36373
注册:
2009-07-01
登录:
2009-07-30
发帖:
11
等级:
仿真新人
6楼
发表于: 2009-07-02 15:00:13
分频器和功分我都需要,不过现在找到了,1分3的功分用MINI的,3分频器用HITTITE的,都是无源器件,楼上的用过吗,他们会对相噪和相位有影响吗
共
条评分
离线
maxwellss
UID :4023
注册:
2007-07-23
登录:
2014-03-10
发帖:
149
等级:
仿真二级
7楼
发表于: 2009-07-02 18:23:54
回 6楼(wj54321) 的帖子
分频 功分 不会影响相噪
wT\dzp>/
你理论倍频计算之后就128dBc了 你最终要求125dBc 这也太接近了 估计做不到,即使放大器不会增加相噪。
SiJX5ydz
你的晶振 1k 150dbc低了。我觉得应该才用1k 160dBC的 这样就很保险了
共
条评分
离线
maxwellss
UID :4023
注册:
2007-07-23
登录:
2014-03-10
发帖:
149
等级:
仿真二级
8楼
发表于: 2009-07-02 18:27:30
或者采用 双锁相环 混频模式
:M[E-j;
把12倍频 放在2个环中 这样可以减小倍频数 从而提高相噪性能
M<~F>(wxA
偏1K赫兹处要求大于125DBC ,PLL+VCO 是可以实现的
}Rux<=cd|
vco的相噪只影响远端相噪,近段由PLL决定。 你可以自己手动估算下pll的近端相噪
共
条评分
离线
wj54321
UID :36373
注册:
2009-07-01
登录:
2009-07-30
发帖:
11
等级:
仿真新人
9楼
发表于: 2009-07-03 11:13:40
PLL+vco不行的,偏100K我要求149DBC/HZ呢,锁相肯定不行的,直接倍频是实现低相噪的唯一办法,PLL 自身的相噪和环路的相噪远比这个高,110M的晶振高于160DBC/HZ的哪里有啊,有就好了,什么问题都解决了,555我买不到这么好的
共
条评分
发帖
回复