[互助]请问从veriloga代码怎么生成原理图？

UID ：29144

0楼发表于: 2009-04-17 13:33:49

我是个新手，我用verilog-a编写行为级模型,现在代码已完成但是不知道怎么生成原理图用的symbol,帮助文档中写的很简单,没怎么说,例子里面虽然有,但是看不出是怎么生成的?请大家 ..

未注册仅能浏览部分内容，查看全部内容及附件请先登录或注册

UID ：29144

1楼发表于: 2009-04-21 10:18:09

编译和LOAD之后，我自己画了symbol,但在另外的电路插入的时候没有参数（parameters），仿真出错（incorrect numbers of terminals),有知道的大虾指导一下吗？

发帖回复