[第三课]EW2020070380 第三课时打卡

边学边记录：
1. 圆柱体中的底面宽度x和y不相等的时候，画出来的为椭圆柱体。
2. 是否能仅通过导线完成偶极子的设置（即不画圆柱体）？
3. 不进行打包会出现什么问题？
4. 端口设置并联的意义是什么？
5. 组阵的时候物理化的cell + 馈电打包后形成的single_ant无法直接引用组阵，single_ant物理化后可以用single_ant本身组阵，但不能用物理化后的object_single_ant组阵？？？物理化后的object_single_ant是否需要赋材料，后续自行组阵的逻辑是什么？
6. 物理化后取消物理化、把元件重新独立出来应如何操作？
7. 组阵时应用后不确定点取消，也已生成阵列。
8. 只能引用下一级而非本级或以上的元件进行组阵。
9. 划分网格的 ..

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册