[转载]邀请您在世界半导体大会上与AI专家面对面

Z%A<#%   
原创： ANSYS   Xe> ~H4I9  
@US '{hO1p  
5月17-19日的2019世界半导体大会在南京召开，ANSYS承办芯片性能及可靠性解决方案论坛，同时为AI芯片企业提供3场与ANSYS AI专家面对面的小型讨论会（每次会议只接受最多3家企业报名）。 Ic_tc  
Z#[>N,P  
为了应对人工智能的海量数据学习与处理的需求，2.5D IC，3D Stack，3D 堆叠内存，HBM集成等新技术为 AI 芯片提供了显著提升性能和降低功耗的可行性，但新的技术意味着新的设计挑战，典型体现就是高频、高速、高热等三高问题。传统芯片设计流程中，设计者会在流片之前对Power/EM等进行SignOff以确保设计成功，而在AI等新的应用驱动下，由于FinFET新工艺要求和设计复杂度的提升，设计者不光要关心芯片本身的电学设计指标，热/结构的可靠性SignOff也越来越重要。 eb(m8vLR  
R+x%r&L5F  
ANSYS是全球领先的CAE仿真软件供应商，其旗下的CPS（chip+package+system协同仿真）仿真方案是涵盖电、热、结构的多物理场协同仿真方法。ANSYS的解决方案不仅可以帮助设计者在流片之前针对复杂芯片设计进行SignOff，更率先在业界提出针对高端大规模芯片设计的前期规划阶段，通过仿真对芯片、封装设计，包括实现形式、指标规划等进行分析，从而降低设计风险，提高初次流片成功率。 +*Q9.LjV  
tTE3H_  
此次我们邀请ANSYS多位具有丰富技术经验的行业专家团队，与大家进行面对面交流，探讨如何在芯片设计初期规划阶段就通过多物理场仿真分析为芯片、封装和系统设计提供一系列指导，包括： X.:
_"+I;  
P@-R5GK  
如何通过初期的热分析指导芯片布局，包括多芯片平铺及堆叠形式 xQZMCd  
如何通过初期热分析定义Interposer/基板设计规则，提高其散热能力 #C'o'%!(  
如何通过初散热/结构分析定义TSV等互连结构的布局及设计规则 t2m
^  
如何通过初期的热应力分析，评估Interposer/基板发生翘曲的可能性 P'gT6*an,"  
如何通过初期的热应力分析，评估芯片互连结构发生开裂失效等可能性 YU*46 hA1B  
8L@UB6b\  
诚邀请AI芯片行业的相关人员参加交流，包括： }v,W-gA  
CTO B0NN>)h  
产品经理 }% FDm@+  
系统架构设计师 =+k&&vOAn  
芯片后端设计师 kKNk2!z`M  
封装设计师 .Wd.)^?  
SIPI设计师 ^JiaR)#r  
热设计 .. FC~|&  
0FN~$+t)H  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册