[联合仿真]仿真K-type Connector+PCB，和原廠仿真資料差很多[附檔]

?!U[~Gq  
仿真K-typeConnector+PCB，和原厂仿真资料差很多[附档] )_=2lu3%{  
K%? g6j  
各位大神，你好 - |g"q|  
小弟最近在仿真Connector结合GCPWGPCB在50GHz，原厂的Connector网站下载手册，原厂也是用CST来仿真优化，我建了一样的模进行仿真，结果发现和原厂资料相较，有几项问题: WI/tWj0  
1. S11 和VSWR 越高频越小 TB!I  
2. S21偏小 4?'vP'  
3. Z1 TDR 在中间共面波导的部份阻抗过小 1 &9|~">{C  
_xp8*2~-  
这个物件的类以的实物有做出来实测，S11是越高频越大，基本和原厂资料差异不会太离谱 w31Ox1>s  
请问一下是我建模 or 设定上有问题吗? 0<-E)\:[g  
bItcF$#!!!  
原来我是以为实心过孔有差，把实心过孔孔为现在的空心过孔，但结果没变… VWvSt C  
小弟改了很多参数，研究了半个月了，研究不出来，请大神帮忙看一下 YOD.y!.zq7  
附件为CST 2015档 v\U
k?V5T  
     .. 7#0buXBg  
sI
!H=bp-8  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册

附上VSWR 比较，原厂仿真的VSWR是黑色线 X1#Ar)  

描述:Southwest data

图片:Southwest.jpg

m23"xnRB  
只有红色线的图，是我仿真出的结果 #^}H)>jWy  

描述:My VSWR

图片:MyVSWR.jpg

:-?ZU4)  
model Ema[M5$R  

描述:model

图片:model.jpg

Z^kE]Ir#EV  

我看了你的模型，提一个建议： ~vz%I^xW  
_tHhS@  
在SMA（暂且叫这个）头和微带之间增加一个方块，类似焊锡的样子，看看能不能有改善。 H
Q@g6  
joI)6c  
现在的SMA内芯和微带线是相切的，这样可能会导致一些问题

hawk8969 大 nCV7(ldmH  
8fQfu'LyjY  
好建议，我试着仿真看看。 @(6P L^I  
在种接头叫 2.4mm ，运用于<60GHz内，为机械结合方式，内芯直接接触在线上，特性不错。之前有用过焊锡于38GHz之传输线上，有S11会在-10dB以上，非常不好。 p1GP@m,^n0  

是直接机械压接么？ bx-:aC)]2  
IO2@^jup  
可以尝试一下建方块，不过我仔细看了模型，内心和微带线之间有个特别小的缝隙，可以移动一下内芯或者微带线，让内芯和微带线稍微干涉一点点

davinci999: 2?7ID~\  
附上VSWR 比较，原厂仿真的VSWR是黑色线 +H&/C1u  
[图片] 6Tmz!E0  
只有红色线的图，是我仿真出的结果 b|AjB:G  
[图片] >/\TG8t,f  
model z$^wCd:  
....... ?n{m2.H  

k-jFT3b$  
模型建得不错!!  我们仅就接头仿真的几个方向讨轮: (km $qX  
首先要定义一个"好"接头的基本条件 A、芯针要在正圆心，B、支撑物最好是"空气"。<- 但这问题以目前的科技是无解! 所以我曾经用过一个德制的转接头它的支撑物是一片薄薄水晶片上面还钻了一些孔(估计是要减少介质常数)。 ^J>m4`  
跟仿真有关的方向还有: 测试夹具或是高档接头的外壳它们的材料是不锈钢，PCB的铜箔在极高频的时候"导体厚度"是要斟酌的。 (.=Y_g
.  
这就跟楼主的仿真有关系了...请看下图: Y}BP]#1  

图片:R02.jpg

C<teZz8/w  

图片:R03.jpg

:2xGfy??  

图片:R01.jpg

图片:R04.jpg

uT=r*p(v  
所以...楼主你最大的问题是支撑物正确介质常数的取得，(这是各个厂商的秘方)! 其它导体厚薄的问题你慢慢去验证了。 )T9Cv8  
P.S 我也没有支撑物正确的介质常数，所以我用的是 2.15供大家参考。

foxman:模型建得不错!!  我们仅就接头仿真的几个方向讨轮: N1l^
%Yf J  
首先要定义一个"好"接头的基本条件 A、芯针要在正圆心，B、支撑物最好是"空气"。<- 但这问题以目前的科技是无解! 所以我曾经用过一个德制的转接头它的支撑物是一片薄薄水晶片上面还钻了一些孔 .. (2016-12-30 11:53)  <4"Bb
_U  

{@t6[g++  
厉害，学习了

楼主设置啥的都没问题，模型有点和spec不一样的楼上都指出。 YZ6" s-  
但我试了一下确实没法仿出1英寸，3dB的衰减。估计厂家有猫腻事后凑的结果也不一定，比如模型加入了什么间隙。 }N"YlGY\Yn  
另外如果仿到60GHz，S21掉下来，S11也变差了。 !JA//{?  
顺便说一下 EAK[2?CY  
0-50GHz的仿真，必须要仿真到60G，再看0-50G的部分 %\Mc6  
CST模型里有2.1的teflon，为什么楼主设置成1.9 ^n*:zmD  

各位...再次的验证中我貌似解开了问题! 这个问题点在于工艺，一个在接头、一个在PCB。 G(BSe`f  
接头的芯针做有阻抗转换阶梯，那个低阻抗体平面一般来说必会内缩于支撑体平面几个丝(mils)才对，这跟它要介接的PCB+导体平面有关。PCB分板工艺有两种一是V-Cut、一是锣铣，V-Cut的线路导体部份一定会内缩于板材平面至少0.15mm，锣铣的线路导体与板材是有机会平齐的!!
T#i~/  
锣铣的线路导体与板材是平齐的时候再遇到(低阻抗体平面与支撑体平面平齐!?) 这就是楼主的盲点! 或许各位有机会拿到这样的接头时注意一下低阻抗体平面与支撑体平面是否有落差!? -*O
L+  
**再次的验证中我采用了V-Cut工艺的PCB模式，而Trace我加了1um的"镀金"，以符合文件中图片里显示的样板。结果就...如下。(至于想仿出在50GHz时-3dB的插损?? 我想那就真的要从导体厚度、导体镀层去下手了)。 7|jy:F,w%  

图片:R03.jpg

BzV97'  

图片:R01.jpg

图片:R02.jpg

J _q  
I zVc  
收工... wQ[!~>A  
**我想楼主可能没有原厂的CST模型图，如果有的话你应该可以去检视这个问题。 *`LrvE@t  

k<"N^+GSz  
我还正在努力，foxman一下就搞好了 AJzm/,
H  
果然仿真要有很多关念和底子 PM {L}tEQ  
foxman 大 和hawk8969大 谢谢啦，我大约有方向了，感谢 kaDn= ={YM