[互助]Designer与HFSS协同仿真抽头时延问题

Designer与HFSS协同仿真抽头时延现在想和论坛大牛们请教下具体操作教程。 v ):V  
          举例：频段824-884MHz/905_960MHz滤波器共腔仿真 V.2[ F|P;3  
#KE;=$(S  
1.现在设计腔体滤波器我先用ADS电路得出每个耦合窗口相应的阻抗和抽头时延。时延图如下 7xT[<?,  

图片:ADS.jpg

Ow)R|/e/  
rN#\AN  
u5F}(+4r  
"-0;#&!  
2.耦合窗口和抽头时延带用HFSS进行仿真，现在问题来了，HFSS我们建模仿真抽头（单腔）时延我们用经验值：550/带宽？还是根据ADS电路跑出来的时延进行仿真？ j3P$@<  
3.单腔时延仿真完后我们在把其他频段的第一个谐振器带到HFSS模型里面进行联合仿真如下图所示 +NR n0 z(  

图片:搜狗截图20160414212714.jpg

Y&GuDLUF  
aS/`A  
4.HFSS仿真时延如下图 W_}/O'l{  

图片:HFSS.jpg

ve-8*Xa  
.CS v|:'1  
5.HFSS仿真结果与ADS时延基本一致，时延满足我们电路跑出来要求 K'Spbn!nC  
问题点： &O*ENpF  
        1. 单腔频率问题？仿真电路时我们设共腔频率是按照什么范围去设置？我的设置是ADS共腔频率设为变量自己优化，不知道大牛们是怎么设置的，求解答下 ._,trb>o  
        2.共腔的单腔时延按照550/带宽和电路优化出来的时延值有所差异？这时时按照550/带宽还是根据ADS电路优化出来的时延值进行HFSS仿真？我此次是按照ADS电路优化值进行单腔时延仿真，希望和大家探讨下，一起学习下 DY.58IHg1  
        3.仿真时延如何效率化？我是按照理论和调试经验结合ADS电路优化数据来进行时延仿真，所以HFSS仿真下来来效率很低，请问下如何HFSS与 .. SH=:p^J  
C0(s
AF@  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册

自己先顶下..........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........自己先顶下...........

我是按550除以带宽，准确度还可以

lulei:我是按550除以带宽，准确度还可以 (2016-04-30 01:53)  H<XlUCr_~+  

uD[^K1Ag]^  
Designer和HFSS协同仿真抽头时延你有资料吗···可否学习下

希望有大牛指点下仿真共腔的经验，我的联系方式：QQ269091141   TEL：17755350279 /(只要提供技术支持和指点付费也可以，谢谢！）

学习学习学习

学习学习！

学习学习学习

不能以具体数据去除带宽，要按照实际电路确定时延，跟你的抑制点，腔数，及端口结构等因数确定。

这个频率的话时延应该是上行9下行8左右··窗口在计算出来以后上行窗口会比实际窗口缩小一些··这个频率不算很难··中间间隔比较大··公共强单腔时延5以下都可以·本人800-960时延计算是在5以内····在设计公共腔的时候软件时常会把频率调整的不正确··如果你能调整正确·确实是比较准·但是调整不到实际位置·所以本人按照经验来设计··800-960时延按照4.5左右计算···希望有帮助！！