[互助]环形耦合器设置端口激励

图片:捕获3.GIF

图片:捕获3.GIF

图片:捕获4.GIF

foxman:wave port有一个特点，端口的背面需要是PEC或是金属物，以便强迫信号是向前推进的!! (2016-01-25 15:57)  99GzhX_  

5](-(?k}~  
我知道wave port 不能用于内部的，你analyze时没出错吗？你是怎么建模的，没有误差吗， @FC|1=+  
length/cos(30deg)，导致的误差。我不得不用集总端口？

你的建模并不妥当 !! >7fNxQ  
正确的 ! l1EI4Y9KG  

图片:R01.jpg

;mi+[`E  
你的。 j3J\%7^i  

图片:R00.jpg

foxman:你的建模并不妥当 !! yW!+:y_N_  
正确的 ! e+? -#  
[图片] 2=[deQs  
你的。 |vI1C5e  
[图片] (2016-01-25 16:17)  l[cBDNlrC;  

J:  T  
换了种建模方式，成功了，谢谢

按照书上的设置，那个六边体会与环形器端口存在一定的角度误差，你放大之后就会看到。