[联合仿真]用CST设计标签天线的，芯片处为集总端口，怎么无法像HFSS一样有port激励

你好，我用lump port 设置了芯片的共轭阻抗后，dicrete port 设置成50欧对天线没有影响吗？而且我设置dicrete port 的位置和lump的位置如果相互接近的话无法仿真，报错说两个位置相同无法仿真？？？

你好，你的意思是我用lump设置了芯片阻抗后，再加一个dicrete作为激励的意思？这个设置50欧没影响吗，，，这个dicrete位置有要求吗

lump port 设置了芯片的共轭阻抗!? (它只能是PR、L、C or SR、L、C with Diode)。 6&pI{  
当lump port 和 dicrete port (并联或串联形式在同一廻路时，需要注意DC short 的问题，因为dicrete port是"源"- source) Yx21~:9}  
实际物理电路时，你也不可能让源和地(Ground)直接短路! 尤其是DC Voltage & Power :"+/M{qz  
** 我觉得你应该要清楚在射频电路中DC有电压/电流，AC也有电压/电流，但是两者的行为有很大的差异。 =&QC&CqEi  
例如: DC 无频率=0Hz、AC有= 50Hz、60、120、1K、1M、1G.... 所以在线路Open and Short 时表现得非常不一样。 Ih*}1D)7  

ment/photo/Mon_1601/1233_566614526700409fef7acd2a777d6.png[/img] F+A"-k_\T#  
我这样是不是错了？旁边有个过孔

zcb4949:[图片] (2016-01-13 15:28)  JbT+w\o  

Ul"9zTH  
大神，我这是不是错了？旁边那个是过孔。。

zcb4949:[图片] (2016-01-13 15:28) FmtgH1u:=  

|2Vhj<6  
觉得是PR、L、C或是SR、L、C 数值设定的问题、或者是边界设置的问题。 58SqB  
** 你是不是该把物理现象及原理熟悉了，然后理解软件中的边界条件、网格划分原则....再用仿真软件!? ]Cc3}+(s  

zcb4949:[图片] (2016-01-13 15:37)  VONC<wC  

}/4),W@<  
这是我的lump 和decrete的设置，一个是芯片的阻抗，一个我默认50欧，这样对吗

zcb4949: eA-oqolY  
oQu>Qr{Zp  

lN,a+S/'  

zcb4949:[图片] (2016-01-13 15:28) r hucBm  

L3xN#W;m7  

图片:b3d17.jpg

:DNI\TmhJ