[互助]低噪声放大器HMC1049芯片电路问题

各位工程师，请教hittite公司的HMC1049的问题，如下： pzU:AUW  
1、我手上有几片全新未焊接HMC1049芯片，用万用表测试得Vcc引脚和Gnd引脚均短路。通常来讲，可推断芯片损坏。不知道对于改芯片，该测试是否可靠，是否可认为该芯片存在质量问题。 l#]+I YD  
2、焊接一块板子后，发现当Vdd=7V,Vgg=0时，测得Idd=120mA，大于datasheet上说的70mA。此时HMC1049对信号无放大作用。 >9[wjB2?}  
3、HMC1049LP5E 芯片的RF输入输出引脚均是DC耦合，通常DC耦合是需要在输入输出端加上隔直电容的，但是其评估板却没有加隔直电容，直接将输入输出引脚引入到了SMA接口。[/ .. MED_#OS  
I2?
g'tz  

未注册仅能浏览部分内容，查看全部内容及附件请先 登录 或 注册

几个月之前已经有一位网友先烈中过招了，在此我不想再重述细节。因为这是国人的通病--急就章、凡事都是见影就开枪、啥都没搞清楚就想一蹴而成... I$1~;!
<  
只告诉你注意"细看、理解" 规格书中的重点! 尤其是1、3、4、5页: Ec|5'Kz]  
1-. VDD can also be applied to Pin 21; however, Pin 21 requires a bias tee with VDD = 4 V， 第一页告诉你需要外加一个直流断电器。 r`d.Wy Zj  
M1=y-3dW3  
2-. 第三页的註一 *1 Adjust VGG between −2 V to 0 V to achieve IDD = 70 mA typical. 告诉你VGG 是负压 (pHEMT Gate是负压截止，因此0V是通道开尽的时候，如果这时在VDD给予正压、电流上到120mA !? 算客气了。pHEMT D-G 已经击穿) X:gE mcXc  
另外、告诉你一个好消息--万用表的红棒是电池正极，所以当你去量HMC1049的VDD时....符合上列所述，所以被你量过的HMC1049恐怕凶多吉少了。 AO^c=^  
F$H^W@<w  
3-. 第四页告诉你: Gate Bias Voltage, VGG  −2 V to +0.2 V。 ;O *o  
第五页告诉你: GZNfx8zsY+  
Pin-5 RFIN_RF Input. This pin is dc-coupled and matched to 50 Ω. Dq~D4
|  
Pin-21 RFOUT/VDD  RF Output/Alternate Power Supply Voltage for the Amplifier. An external bias tee is required when used as alternative VDD. This pin is dc-coupled and matched to 50 Ω.
u[1'Ap  
*** 我建议你: 当要HMC1049上工时，先上-Vgg、后上+Vdd，停工时先下+Vdd、后下-Vgg。(重点中的重点...) "pkn  
因为GaAs FET的温补特性较差，所以一般在线路设计上都会为它加上一组Active Bias 以期pHEMT能在恒流状态下长命百岁。(因为单价不低) x-ZCaa}O  
1$rrfg  
|[ ,|S{  

你应该庆幸你现在只是烧坏一个管子，你要是把网分打坏了，你也差不多该被炒了

感谢回复，多谢1楼专家指出问题，鄙人初次做射频板，的确犯了很多低级错误。再请教一下， L)Iv]u  
1、第三页 Adjust VGG between ?2 V to 0 V to achieve IDD = 70 mA typical.和第四页 Gate Bias Voltage, VGG 2 V to +0.2 V。那么Vgg应该也能够接0V吧。 )D1=jD(  
2、现在意识到了万用表不能随便用短路档测这类芯片了。我用的万用表电池电压是9V，这样测量有多大风险击穿HMC1049，一般GaAs芯片击穿电压约多少。

1- 控制闸道_Gate的电压一般在 -0.3 ~ - 0.45V之间即可控制Id达到额定值，为求保险起见通常会加一个Rd 其値约2.7 ~ 10欧。(FET 是电压制动元件) 2sOV3~bB  
2- 当闸道为0V_open是全开、若是pHEMT的架构是Source direct to Ground、被击穿的几率是 > 80%。(万用表欧姆挡的最大电流就是9V电池的供电能力) b:,S  
**  当用欧姆挡量测 D 与 G 成回路时、被击穿的几率是100% ! >lRa},5(  
HJn  

感谢回复。 ZE())W"  
datasheet第6页有INTERFACE SCHEMATICS，可见Vdd是串联了电阻再接入晶体管，Vgg也是串联了电阻再接入晶体管。 bN6FhKg|  
我应该庆幸万用表测D、G时，还没有形成回路，即芯片还有可能是好的。

ztbupt:感谢回复。 l6^IX0&p  
datasheet第6页有INTERFACE SCHEMATICS，可见Vdd是串联了电阻再接入晶体管，Vgg也是串联了电阻再接入晶体管。 C]ev"Am_)  
我应该庆幸万用表测D、G时，还没有形成回路，即芯片还有可能是好的。 (2015-10-16 08:37)  6Z:<?_p%7g  

q*,g  
你该感谢的是ACG circuit's !

感谢前辈的答疑解惑。 mK!73<
p_  
我现在想用3片HMC1049LP5E级联，参考datasheet的原理图设计，只需在每级间加入隔直电容就可以了吧。您有用过这个芯片做放大器电路，我想再做一版，担心又出错，所以想请教您。 . zM  
OGgP
~hd  
我的经验值还不够，没有办法引用您来回复，只能在下面回复了，希望您能看见。

请先想请楚，你即将要做的系统条件、欲达成的目标、以及系统工作条件与绝对条件之间的关联! ]=5nC)|  
这是hmc1049 开宗明义的绝对条件: =Z ^=
 
1-. P1dB output power: 14.5 dBm 2-. PSAT output power: 17.5 dBm 3-.High gain: 15 dB S^}@X?v  
所以...你要先考量的是输入条件! 而不是单纯的认为级联起来就可以得到45dBm的 Total Gain or Power。 RIXUzKLO  
举例: 假设输入信号水平 -10dBm 那第一级的输出就是+5dBm，第二级的输出就到了+20dBm (但它真到得了+20dBm ?)，那第三级还能用吗? 这是第一个问题点。 2=pVX  
第二个问题是你要做的是 LNA ? Buffer Amplifier ? 还是 PA?... _KSYt32N  
chE~UQ  

您说得很正确。 ;5tSXgGw7  
1、考虑到了P1dB、IP3参数的限制，是满足我的需求的。我的输入信号幅度很低，约-80dBm，想实现1~18GHz频带的30dB增益。 /M>8
ad  
2、我想做的是LNA。